Розробка МПС на базі КР580

Схемотехника

1. Вступ 2

2. Особливості МПС 3

3. Організація МПС. 4

3.1 Блок центрального процесора. 4
3.2 Центральна шина. 10
3.3 Модуль пам'яті. 10
3.4 Підключення УВВ 12

4. Висновок. 16

5. Література. 17

Введення

Ця мікропроцесорна система виконана на комплекті КР580.
Мікропроцесорний комплект серії КР580 містить набір БІС для побудовимікропроцесорних систем відносно невисокої швидкодії, що працюютьв з тактовою частотою до 2,5 МГц. В основному на комплекті даної серіїбудуються мікропроцесорні системи (МПС), які вирішують завдання, пов'язані зуправлінням різноманітними технологічними процесами. У цьому комплектіпередбачена БІС центрального процесора - КР580ВМ80А, що містить в одніймікросхемі операційний і керуючий пристрій. Це істотно спрощуєпобудова МПС. Крім того, з міркувань спрощення програмування дляуправління мікросхемами МПС застосовується фіксований набір команд.

Мікропроцесор КР580ВМ80А був випущений 1974 року. З тих пір з'явилосявелика кількість потужніших мікропроцесорів, але довгий часмікропроцесор КР580ВМ80А був найпоширенішим і застосовується до цихпір в тих випадках, коли його продуктивності достатньо і використанняпотужніших мікропроцесорів невиправдано. Крім того, структура цьогомікропроцесора, принципи його роботи, система команд, до певноїмірі є універсальними і відображають загальні принципи функціонуваннямікропроцесорів. Мікропроцесор КР580ВМ80А являє собоюоднокристальний восьмизарядний процесор з фіксованим набором команд.
Він призначений для побудови мікропроцесорних систем обробки цифровоїінформації та систем управління в різних областях техніки, де непред'являється високих вимог за швидкодією.

Функціонування МШС зводиться до наступної послідовності дій:отримання даних від різних периферійних пристроїв, обробка даних івидача результату обробки на периферійні пристрої. При цьому дані відпериферійного пристрою, що підлягають обробки можуть надходити і в процесіїх обробки. Для виконання цих процесів в МПС передбачаютьсянаступні пристрої: блок центрального процесора, що виконує обробкуінформації; оперативна пам'ять, призначена для зберігання і видачі зазапитам команд програм, що визначають роботу мікропроцесорів, різнихданих.

Особливості МПС

Всі мікросхеми, що входять до складу комплекту КР580, виконані за nМДПтехнології, однак вхідні і вихідні сигнали відповідають рівнямлогічних схем ТТЛ-технології. Це спрощує переходи між мікросхемамисерії КР580 і мікросхемами ТТЛ-технології будь-яких серій. Отже, невиникає труднощів, якщо при побудові мікропроцесорної системивикористовуються також деякі мікросхеми ТТЛ-технології, що мають широкезастосування.

Мікросхеми комплекту КР580 характеризуються наступними параметрами:температурний діапазон: -10 ... +70 градусів за Цельсієм;споживана потужність: (0,7 Вт;напруга живлення: КР580ВМ80А +5 В, 12 В,-5В, решта БІС +5 В;допустиме відхилення напруги: 5%, -5%;навантажувальна здатність кожного елемента БІС - один вхід елемента ТТЛ;час спаду і наростання вхідної напруги на висновках БІС (30нс.

Основним елементом цього комплекту є БІС мікропроцесора -
КР580ВМ80А. Основні характеристики цього мікропроцесора наступні:

1. Розрядність - 8 біт (1 Байт).

2. Максимальна тактова частота f = 2,5 МГц, що відповідає швидкодії - 625000 опер./сек.

3. Обсяг адресується пам'яті V = 65536 байт = 64 кілобайт. Розрядність шини адреси NШ.А. = 16 біт.

4. Технологія виготовлення - nМОП. БІС мікропроцесора випускається в прямокутному корпусі з 40 висновками з двостороннім розташуванням висновків (типу DIP). На кристалі розташовано 5000 транзисторів.

5. Система команд - 78 базових команд або 244 коду.

6. Число підключаються УВВ - 256.

7. Споживана потужність РПОТР = 750мВт.

8. Рівні сигналів входів і виходів мікропроцесора (за винятком входів тактової частоти) відповідають стандартним ТТЛ рівнями.

9. Виходи мікропроцесора є малопотужними і можуть бути завантажені лише одним стандартним ТТЛ входом.

10. Шина даних і шина управління суміщені. Цей мікропроцесор не має готової шиною управління, ця шина організовується за допомогою додаткової зовнішньої схеми, що називається системним контролером, яка використовує байт стану іуправляющіе сигнали.

Організація МПС.

1 Блок центрального процесора.

Головним елементом блоку центрального процесора (БЦУ) ємікропроцесор КР580ВМ80А. Цей мікропроцесор являє собою 8 --розрядний процесор, в якому поєднані операційні та керуючіпристрою. Керуюча пам'ять недоступна користувачу, в ній уже впроцесі виготовлення БІС записуються прошивки операцій. Такимчином, передбачається використання деякої фіксованої системикоманд, до якої користувач не може внести змін. У зв'язку з цимданий мікропроцесор відноситься до числа немікропрограмміруемих.

КР580ВМ80А

D0 A0

D1 CPU A1

D2 A2

D3 A3

D4 A4

D5 A5

D6 A6

D7 A7

READY A9

HOLD A10

INT A11

A12

Ф1 A13

Ф2 A14

A15

RESET HLDA

INTE

DBIN

SYNC

WAIT

Малюнок A

Виконання кожної команди проводиться мікропроцесором в строгопевній послідовності дій, яка визначається кодомкоманди і синхронізується сигналами Ф1 і Ф2 тактового генератора. Циклкоманди - це час виконання команди. За цей час: команда вибирається зпам'яті, дешіфріруется код команди, формуються керуючі сигнали длявиконання команди, завершується вплив керуючих сигналів. Циклкоманди розбивається на машинні цикли - це час, необхідний для зверненнядо пам'яті або до пристроїв введення - виведення. Цикл команди складається з стількохмашинних циклів, скільки звернень до пам'яті або до УВВ буде потрібно длявиконання цієї команди. Команди цього мікропроцесора можуть містити від
1 до 5 машинних циклів. У свою чергу кожен машинний цикл складається зтактів - найменший проміжок часу, необхідний для виконання одногоелементарного дії в мікропроцесорі. Такт дорівнює 1 періоду тактовихімпульсів тактового генератора. Машинний цикл може складатися від 3 до 5тактів. Перші три такти потрібні для організації обміну з пам'яттю, адругий і третій такти - для виконання внутрішніх операцій вмікропроцесорі. Тактів Відлік ведеться від позитивних фронтів імпульсноїпослідовності Ф1. При виконанні будь-якої команди спочатку зчитуєтьсяперший байт команди з пам'яті. Прості команди виконуються за один машиннийцикл; складні команди - за 5 машинних циклів з вісімнадцятьма тактами.

Для формування керуючих сигналів штучно мультиплексуючашину даних, тобто на початку кожного машинного циклу на шину данихмікропроцесор виставляє 8 керуючих сигналів, які називаються байтомстану. Байт стану вказує, який з машинних циклів виконується впоточний момент, тобто до якого з зовнішніх пристроїв відбувається звернення.
Байт стану виставляється на шину даних по передньому фронту сигналу Ф2в першому такті і знімається з шини даних по передньому фронту Ф2 в другомутакті. Для того, щоб показати, що йде процес передачі байта стану,використовується вихід SYNC мікропроцесора: при виведенні байтів стану навихід SYNC = 1. Сигнал SYNC = 1 дозволяє виділити байт стану зінформації, що передається по шині даних. Байт стану видається на шинуданих в інтервалі SYNC = 1, а використовується протягом усього машинногоциклу. Тому байт стану запам'ятовується в спеціальному реєстрі слово -стану. Запис здійснюється з використанням сигналів SYNC = 1 і Ф2 = 1.
Дешифратор перетворить байт стану необхідні для поточного машинногоциклу системні керуючі сигнали. При формуванні цих керуючихсигналів для узгодження блоків МПС за часовими характеристикамивикористовуються вихідні сигнали мікропроцесора DBIN та WR. Регістр слова -стану і дешифратор, що забезпечують формування системних керуючихсигналів, називаються системним контролером.
Умовне графічне позначення мікропроцесора наведено на Малюнок A.

D0 Q0

D1 RG Q1

D2 Q2

D3 Q3

D4 Q4

D5 Q5

D6 Q6

D7 Q7

STB

Малюнок B

Так як виходи мікропроцесора можуть бути завантажені лише на 1 ТТЛ -вхід, то для узгодження шин мікропроцесора з пам'яттю і зовнішнімипристроями необхідні шинні формірователі.В цієї МПС в якості шинногоформувача шини адреси використовуються буферні регістри КР580ІР82. Шинаадреси має 16 розрядів, тож як цей регістр має 8 розрядів, дляпобудови буфера буде потрібно 2 мікросхеми. Одна мікросхема формує буфердля розрядів шини адреси А0 - А7, а інша - А8 - А9. Для запису в регістрінформації необхідно подати логічну одиницю на вхід стробі запису STB.
Щоб цей регістр постійно передавав дані з вихідною шшінимікропроцесора на зовнішню шину на вхід STB необхідно постійно подавативисокий рівень. З цією метою вхід STB підключається до 5 В.

Умовне графічне позначення показано на Малюнок B.

КР580ВК28

BUSEN DB0

DB1

D0 DB2

D1 DB3

D2 DB4

D3 DB5

D4 DB6

D5 DB7

D7 INTA

IOR

WR IOW

DBIN MEMR

HLDA MEMW

STSTB

Малюнок C

Шина даних має 8 розрядів з двобічної передачею інформації.
Для побудови буфера достатньо однієї мікросхеми шинного формувача,включеної за схемою з керованою двобічної передачею інформації.
Керування напрямком програми відбувається за допомогою сигнал DBIN,формується мікропроцесором. Формувач шини даних реалізований на БІС
КР580ВК28, крім того ця ВІС включає в себе системний контролер.
Видавати з мікропроцесора інформація про стан мікропроцесоранадходить на вхід цієї ВІС і під час вступу сигналу STSTB фіксується вспеціальному внутрішньому регістрі стану, де вона зберігається до настаннянаступного циклу. Використовуючи вміст регістру стану та керуючісигнали з виходу мікропроцесора DBIN, WR, HLDA БІС формує системнийкеруючі сигнали INTA, IOR, IOW, MEMR, MEMW.

КР580ГФ24

X1 Ф1

X2 OSC Ф2

RDYIN

READY

SYNC RESET

RESIN PCLK

STSTB

Малюнок D

Робота мікропроцесора синхронізується двома неперекривающімісяпослідовностями сигналів Ф1 та Ф2. Ці сигнали формує тактовийгенератор КР580ГФ24. До висновків мікросхеми X1 і X2 підключається кварцовийрезонатор з частотою, в 9 разів вищою, ніж частота проходженнятактових імпульсів Ф1 та Ф2. Сформовані генератором гармонійніколивання надходять на висновок PCLK для контролю роботи генератора ісинхронізують роботу тактових імпульсів. На висновки Ф1 і Ф2 видаютьсянеобхідні для роботи мікропроцесора високовольтні послідовностітактових імпульсів. На спеціальний висновок подається послідовністьтактових імпульсів Ф2 з рівнями, характерними для мікросхем ТТЛ. За допомогоюсигналу SYNK на висновок STSTB передаються імпульси Ф1, що відповідають початкукожного другого періоду циклів роботи мікропроцесора. Крім того,передбачені вхід і вихід сигналу скидання, вхід і вихід сигналу готовності.

Умовне графічне зображення БІС КР580ГФ24 наведений на малюнок.

Блок центрального процесора в додатку "Схема електричнапринципова. МПС. "Виконано на мікросхемах DD1 ... DD6.

2 Центральна шина.

У центральну шину входять шина адреси, шина даних і шина керування.

Шина адреси - 16-розрядна, спрямована від мікропроцесора шина,яка виконує 2 функції:передачу адреси комірки пам'яті при зверненні до пам'яті, максимально можливийобсяг якої становить 216 = 65536 байт.передачу адреси зовнішнього пристрою при виконанні команд IN і OUT. У цьомувипадку 8-розрядний УВВ з'являється на висновках A0 - A7 і дублюється нависновках A8 - A15. Фактично для передачі адреси УВВ використовується тільки 8розрядів, тому можна адресувати 256 різних зовнішніх УВВ.

Шина даних - 8-розрядна шина, яка виконує 2 функції:передачу керуючого словаобмін даними між регістрами мікропроцесора та блоками МПС.

Шина управління складається з 4 ліній. За цих лініях передаються сигнали:
MEMW - запис в пам'ять, MEMR - читання пам'яті, INIT - скинь?? або початковаустановка, CLK - послідовність імпульсів, знімається з виходу Ф1тактового генератора. Сигнали MEMW і MEMR вказують також на читання абозапис реістров периферійних БІС.

3 Модуль пам'яті.

КА573РФ1

0 PROM DI/DO

1 0

2 1

3 2

4 3

5 4

6 5

7 6

8 7

WR/RD

Малюнок E

КМ132РУ8А

1 RAM DI/DO

2 11

3 12

4 13

5 14

WR/RD

Малюнок F

Дана МПС містить ОЗУ об'ємом 2КБ та ПЗУ 2КБ. Причому 1Кб ПЗУ використовуєтьсяпід дешифратор адреси для УВВ. Використовується сторінковий метод організаціїпам'яті. ОЗУ використовує сторінки 30 і 41, ПЗУ виконано на БІС КА573РФ1 зорганізацією 1К * 8, а ОЗУ - на БІС КМ132РУ8А з організацією 1К * 4. Умовнепозначення БІС КА573РФ1 і КМ132РУ8А показано на Малюнок E і Малюнок Fвідповідно.

1). Вибір дешифратора сторінок: NвихDC = Nстр = Vmax '= 216 = 65536байт; VmaxБІС '= 210 = 1024 байти; Nстр == 64 сторінки; NвихDC = 64.

2). Організація входів дешифратора:

NвхDC = nШАОЗУ-nШАБІС = 16-10 = 6 входів.

А15 А14 А13 А12 А11 А10 А9 А8 А7 А6 А5 А4 А3 А2 А1 А0 входи дешифратора А9 А8 А7 А6 А5 А4 А3 А2 А1 А0 адресація комірки пам'яті на сторінці

3). Організація ОЗУ на сторінці: NБІС =; mОЗУ = 8 біт;

К155ІД7

D 0

0 DC 1

1 2

2 3

C 5

0 6

1 7

Малюнок G

ПЗУ: mБІС = 8 біт; NБІС == 1 БІС сторінці; ОЗУ: mБІС = 4 біт;
NБІС == 2 БІС сторінці.

Дешифратор з 64 виходами не випускається. Тому використовується двадешифратора 3 на 8 - К155ІД7, умовне графічне зображення якогопоказано на Малюнок G. Входи D0 - D2 одного дешифратора підключаються дорозрядів шини адреси A10 - A12, а входи іншого - до розрядами A13 - A15. Всіадресний простір розбивається на блоки по 8 сторінок. Дешифратор,що підключений до розрядами А10 - А12 вибирає сторінку в блоці, адешифратор що підключений до розрядами А13 - А15 - блок в адресномупросторі. При виборі сторінки керуючі виходи у дешифраторповинні надходити на входи елемента АБО, а вихід елемента АБО - на входи
CS вибраної сторінки. Виходи дешифратори, які вибирають невживані сторінки в даній роботі, залишаються вільними.

4 Підключення УВВ

Малюнок H

Для вибору пристрою за конкретною адресою необхідний дешифраторадреси. Цей дешифратор може бути побудований декількома способами:

1) На логічних елементах (Малюнок H). УВВ вибирається подачею на його вхід CS логічного нуля. Адреса, за якою має з'явитися нуль, з шини адреси подають входи логічного елемента І-НІ, з проінвертірованнимі розрядами, в яких повинні бути нулі. При появі на шині адреси потрібної адреси потрібної адреси на виході елемента АБО-НЕ з'являється нуль. Цей вихід і підключається до входу

CS.

К555ІД7

D 0

0 DC 1

1 2

2 3

4 v 5

0 6

1 7

Малюнок I

2) На ІМС дешифратора (Малюнок I). Входи CS пристроїв підключаються до виходів дешифратора, виходи при цьому повинні бути з інверсією. А входи дешифратора підключаються до шини адреси. При появі на шині адреси потрібної адреси активізується один з виходів дешифратора і вибирається пристрій підключений до цього виходу.

0 PROM DI/DO

1 0

2 1

3 2

4 3

5 4

6 5

7 6

8 7

WR/RD

Малюнок J

3) На основі ПЗУ (Малюнок J). Входи CS пристрої підключаються до інформаційних виходів ІМС ПЗУ. В осередку ПЗУ за адресою, відповідною адресою пристрої, повинно бути записано число, при зверненні до якого на розряді інформаційного виходу, до якого підключено УВВ, має з'явитися нуль.

В цьому курсовому проекті використовуються периферійні БІС КР580ВІ53 і < br>КР580ВВ55. БІС КР580ВІ53 - це програмований інтервальний таймер. Вінпризначений для організації роботи Державної адміністрації залізничного транспорту в режимі реального часу:

КР580ВІ53

CLK0 PIT D0

CLK1 D1

CLK2 D2

GATE0 D4

GATE1 D5

GATE2 D6

A1 OUT0

OUT1

CS OUT2

Малюнок K

1) Для формування сигналів, з різними і тимчасовими і частотними характеристиками.

2) Для формування стробірующіх сигналів.

3) Для керування роботою різних керуючих пристроїв.

Виходи OUT0 - OUT2 залишаються вільними, ним повинні підключатисяпристрої, що використовують сигнали формуються цієї БІС.

Умовне графічне позначення показано на Малюнок K.

БІС КР580ВВ55 - програмований паралельний інтерфейс. Вінпризначений для здійснення обміну інформацією в паралельному коді міжмікропроцесором і різними УВВ. Ця БІС може працювати в трьох режимах:

КР580ВВ55

D0 BA7

D1 IOP BA6

D2 BA5

D3 BA4

D4 BA3

D5 BA2

D6 BA1

D7 BA0

WR BB7

BB6

RD BB5

BB4

CS BB3

BB2

RESET BB1

BB0

A1 BC7

BC6

BC5

BC4

BC3

BC2

BC1

BC0

Малюнок L

1: синхронна програмно -керована передача даних в паралельному коді через 3 незалежних 8-розрядних каналу А, В, С. Допускається розбиття каналу С на 2 4-розрядних каналу С1 і С2.

2: асинхронний ввід-висновок через два незалежних 8-розрядних каналу А і В. Висновки каналу З використовуються для прийому і видачі сигналів керування або квітірованія.

3: асинхронний ввід-висновок тільки через 8-розрядний канал А. Для прийому і видачі сигналів керування використовуються висновки З каналу, канал У може працювати в режимі 0, або в режимі 1.

Умовне графічне позначення БІС КР580ВВ55 наведено на Малюнок L.

У розробляється МПС висновки каналів А, В, С залишаються вільними, доним повинні підключатися УВВ.

У цій МПС підключення периферійних БІС виробляється на основі нульовоїсторінки ПЗУ. Вхід CS БІС КР580ВІ53 підключений до інформаційного виходу DO0
БІС КА573РФ1, а вхід CS БІС КР580ВВ55 - DO1.Виходи DO2 - DO7 залишаютьсявільними. БІС КР580ВІ53 призначені адреси 018H-01ВН, а БІС КР580ВВ55 -
012H-015Н. При цьому в комірці БІС ПЗУ за адресами 018H-01ВН повинно бутизаписано число 0FEH, в комірці за адресами 012Н-015Н - 0FDH, а в рештіосередках цієї БІС - 0FFH. При появі на шині адреси числа в межах від
018Н до 01ВН на виході DO0 БІС ПЗУ з'явиться "0", а на інших виходах "1"і буде вибрана БІС таймера. При появі на шині адреси числа в межахвід 012Н до 015Н на виході DO1 з'явиться "0", а на інших - "1" і будеобрана БІС периферійного інтерфейсу. При появі будь-якого іншогоадреси на всіх виходах БІС ПЗУ DO0 - DO7 з'явиться "1" і ні один пристрійне буде вибрано.

Висновок.

В цьому курсовому проекті було отримано МПС на комплекті КР580. Комплект
КР580 містить набір БІС для побудови мікропроцесорних системщодо невисокої швидкодії, що працюють з тактовою частотою 2,5
МГц. В основному на комплекті даної серії будуються мікропроцесорнісистеми, які вирішують завдання, пов'язані з управліннями різноманітнимитехнологічними операціями. У цей комплект входить мікропроцесор зфіксованим набором команд, що полегшує складання програм, а такожпідвищує швидкодію в порівнянні з мікропрограмміруемимімікропроцесорами. Дана МПС дозволяє підключати пристрої, яківимагають динамічної зміни часових і частотних характеристик їхвхідних сигналів. Це реалізується за допомогою встановленого таймера
КР580ВІ53. Присутність у цій МПС програмованого паралельного інтерфейсу
КР580ВВ55 передбачає 3 каналу, до яких можна підключати пристроївводу-виводу, що обмінюються 8-розрядними словами, а також дозволяє гнучкоманіпулювати цими каналами, змінюючи їх призначення.

Література.

1. Методичний посібник: "Теоретичне посібник з вивчення МП КР580ВМ80А",
Нижегородський технічний коледж, Нижній Новгород 1997 рік.
2. "Довідник розробника і конструктора РЕА"
3. Калачиков Б. А.: "Мікропроцессорри та їх застосування в системах передачі та обробки сигналів".